# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-100831

(43)Date of publication of application: 07.04.2000

(51)Int.Cl.

H01L 21/338 H01L 29/812

(21)Application number: 10-268394

(71)Applicant : NEC CORP

(22)Date of filing:

22.09.1998

(72)Inventor: MIZUTA MASASHI

KUZUHARA MASAAKI


NASHIMOTO YASUNOBU ASANO KAZUNORI MIYOSHI YOSUKE MOCHIZUKI YASUNORI


### (54) FIELD-EFFECT TRANSISTOR


#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a field-effect transistor having properties of high pressure resistance, satisfactory gain, and high frequency.

SOLUTION: A dielectric film 4, which is made of a high dielectric material with a dielectric constant of 8 or higher, is provided between a field plate 9 and a channel layer 2. For example, tantalum oxide(Ta2O5) is adopted as the high dielectric material. With the material having such a high dielectric constant, it is possible to increase the thickness of the dielectric film while obtaining sufficient field-relaxation effect. Therefore, damage to the dielectric film and leakage current, that have been the conventional problems, are not likely or occur. Consequently, it is possible to effectively improve pressure resistance, while preventing reduction in gain.







#### **LEGAL STATUS**

[Date of request for examination]

22.09.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

3180776

20.04.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-100831 (P2000-100831A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7

酸別記号

FΙ

テーマコード(参考)

H01L 21/338

29/812

H01L 29/80

F 5F102

# 審査請求 有 請求項の数15 OL (全 13 頁)

(21)出願番号	特願平10-268394	(71)出願人 000004237
		日本電気株式会社
(22) 出願日	平成10年9月22日(1998.9.22)	東京都港区芝五丁目7番1号
		(72)発明者 水田 正志
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 葛原 正明
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 100070219
		弁理士 若林 忠 (外4名)


### 最終頁に続く


## (54) 【発明の名称】 電界効果型トランジスタ


## (57)【要約】

【課題】 高い耐圧特性と、良好な利得特性および高周 波特性を兼ね備えた電界効果型トランジスタを提供す る。

【解決手段】 フィールドプレート部9とチャネル層2との間に、比誘電率8以上の高誘電体材料からなる誘電体膜4を設ける。高誘電体材料としてはたとえば酸化タンタル(Taょ〇、)を用いる。







1 GqAs基板 2 チャネル層

3 コンタクト信 4 団電体験

4 開催体験 5 ゲート電視 6 ゲート会境膜 7 ソース電価

8 ドレイン世頃 9 フィールドプレート部

### 【特許請求の範囲】

【請求項1】 表面にチャネル層が形成された半導体基 板と、前記半導体基板上に離間して形成されたソース電 極およびドレイン電極と、前記ソース電極と前記ドレイ ン電極との間に配置され、前記チャネル層とショットキ 接合したゲート電極とを有し、前記ゲート電極は庇状の フィールドプレート部を備え、前記フィールドプレート 部と前記チャネル層との間に、比誘電率8以上の高誘電 体材料からなる誘電体膜が設けられたことを特徴とする 電界効果型トランジスタ。

【請求項2】 前記高誘電体材料は、酸化アルミニウム (A1,O<sub>3</sub>)、窒化アルミニウム、酸化タンタル (Ta  $_{2}O_{5}$ )、チタン酸ストロンチウム( $SrTiO_{1}$ )、チ タン酸バリウム (BaTiO<sub>1</sub>)、チタン酸バリウム・  $A \vdash \Box A \vdash$ 1))、およびタンタル酸ピスマス・ストロンチウム (SrBi,Ta,O,) からなる群から選ばれるいずれ かの材料であることを特徴とする請求項1に記載の電界 効果型トランジスタ。

【請求項3】 前記チャネル層の表面の少なくとも一部 20 がシリコン酸化膜により覆われ、該シリコン酸化膜と前 記フィールドプレート部との間に前記誘電体膜が設けら れたことを特徴とする請求項1または2に記載の電界効 果型トランジスタ。

【請求項4】 前記誘電体膜の厚みが、100nm以上 1500 n m以下であることを特徴とする請求項1乃至 3いずれかに記載の電界効果型トランジスタ。

【請求項5】 表面にチャネル層が形成された半導体基 板と、前記半導体基板上に離間して形成されたソース電 極およびドレイン電極と、前記ソース電極と前記ドレイ 30 ン電極との間に配置され、前記チャネル層とショットキ 接合したゲート電極とを有し、前記ゲート電極は庇状の フィールドプレート部を備え、前記フィールドプレート 部と前記チャネル層との間に誘電体膜が設けられ、該誘 電体膜の比誘電率を $\varepsilon$ 、膜厚をt (nm) としたとき に、下記(1)または(2)を満たすことを特徴とする 電界効果型トランジスタ。

(1)  $1 < \varepsilon < 5$ ,  $h \rightarrow 0$ ,  $25 < t / \varepsilon < 70$ 

(2)  $5 \le \varepsilon < 8$ , b > 0, 100 < t < 350

【請求項6】 前記誘電体膜は、前記フィールドプレー 40 ト部の直下の領域にのみ形成されたことを特徴とする請 求項1乃至5いずれかに記載の電界効果型トランジス

【請求項7】 前記フィールドプレート部と、前記チャ ネル層と、これらに挟まれた前記誘電体膜とで形成され る単位面積あたりの静電容量は、ゲート電極から遠ざか るにつれて小さくなっていることを特徴とする請求項1 乃至6いずれかに記載の電界効果型トランジスタ。

【請求項8】 前記フィールドプレート部直下の前記誘 電体膜の厚みは、ゲート電極側がドレイン電極側よりも 50 適宜、フィールドプレート部という)を設け、この下に

薄いことを特徴とする請求項1乃至7いずれかに記載の 電界効果型トランジスタ。

【請求項9】 前記フィールドプレート部に一または二 以上の孔が形成されたことを特徴とする請求項1乃至8 いずれかに記載の電界効果型トランジスタ。

【請求項10】 前記フィールドプレート部のドレイン 電極側の端部が櫛歯形状を有することを特徴とする請求 項1乃至9いずれかに記載の電界効果型トランジスタ。

【請求項11】 前記フィールドプレート部直下の前記 10 誘電体膜の誘電率が、前記ゲート電極から遠ざかるにつ れて低くなっているととを特徴とする請求項1乃至10 いずれかに記載の電界効果型トランジスタ。

【請求項12】 前記フィールドプレート部の下にフロ ート電極が設けられたことを特徴とする請求項1乃至1 1いずれかに記載の電界効果型トランジスタ。

【請求項13】 前記ゲート電極と前記ドレイン電極と の間に、前記チャネル層の上部に誘電体膜を介して電界 制御電極がさらに設けられたことを特徴とする請求項1 乃至12いずれかに記載の電界効果型トランジスタ。

【請求項14】 前記ゲート電極と前記ソース電極との 間に、前記チャネル層の上部に誘電体膜を介してサブ電 極がさらに設けられたことを特徴とする請求項1乃至1 3いずれかに記載の電界効果型トランジスタ。

【請求項15】 前記チャネル層は、III-V族化合物半 導体からなることを特徴とする請求項1乃至14いずれ かに記載の電界効果型トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、移動通信、衛星通 信、及び衛星放送等のマイクロ波領域で動作するショッ トキ・ゲート電界効果トランジスタに関する。

[0002]

【従来の技術】化合物半導体はSiに較べて大きな電子 移動度を有しており、例えばGaAsの電子速度はSi に比較して低電界では約6倍、高電界では2~3倍大き い。この電子の高速性を利用して、高速デジタル回路素 子あるいは髙周波アナログ回路素子としての応用が進ん でいる。

【0003】しかし、化合物半導体を用いた電界効果型 トランジスタは、ゲート電極が基板のチャネル層とショ ットキ接合しているため、ゲート電極のドレイン側の下 端(図14囲み部)に電界が集中し、破壊の原因となる ことがあった。このことは、大信号動作を必要とする高 出力電界効果型トランジスタの場合、特に大きな問題と なる。

【0004】そこで、このゲート電極のドレイン側エッ ジ部の電界集中を防止し、耐圧特性の向上を図る試みが 従来から検討されていた。

【0005】そのひとつに、ゲート電極に庇部(以下、

SiO、からなる誘電体膜を形成する試みがある。図1 2は特開昭63-87773号公報に開示された電界効 果型トランジスタの概略構造であり、ゲート電極33の 下のドレイン側の部分に誘電体膜34が埋め込まれた構 成となっている。このような誘電体膜を設けることによ って、ゲート電極33のドレイン側エッジに生じる電界 の集中が抑えられるとされている。

#### [0006]

【発明が解決しようとする課題】しかしながら上記従来 技術では、充分な電界緩和効果を得るためには誘電体膜 10 を薄くしなければならず、これによりフィールドプレー ト部、チャネル層、およびこれらに挟まれた誘電体膜で 形成される静電容量の値を大きくする必要があった。と ころが誘電体膜の膜厚を薄くした場合、誘電体膜が破壊 したり電流リークが発生するなどの問題があった。

【0007】また、誘電体膜を薄くすることにも一定の 限界があるため、静電容量の値の上限も自ずと存在す る。このため、充分な電界緩和効果を生じさせるために は、フィールドプレート部の長さを一定以上、例えばゲ ート長程度にとる必要があり、利得特性の低下が問題と なる。さらにとの場合、高周波特性が著しく低下し、使 用用途によってはこれが大きな問題となる。

【0008】本発明は、上記従来技術の有する課題を解 決し、高い耐圧特性と、良好な利得特性、さらには良好 な髙周波特性を兼ね備えた電界効果型トランジスタを提 供することを目的とする。

#### [0009]

【課題を解決するための手段】上記課題を解決する本発 明によれば、表面にチャネル層が形成された半導体基板 と、前記半導体基板上に離間して形成されたソース電極 30 およびドレイン電極と、前記ソース電極と前記ドレイン 電極との間に配置され、前記チャネル層とショットキ接 合したゲート電極とを有し、前記ゲート電極は庇状のフ ィールドプレート部を備え、前記フィールドプレート部 と前記チャネル層との間に、比誘電率8以上の高誘電体 材料からなる誘電体膜が設けられたことを特徴とする電 界効果型トランジスタ、が提供される。

【0010】本発明の電界効果型トランジスタは、フィ ールドプレート部とチャネル層との間に誘電体膜が設け られているため、ゲート電極のドレイン側エッジ部に発 40 生する電界集中が分散・緩和され、耐圧特性が向上す る。フィールドプレート部と、チャネル層と、これらに 挟まれた誘電体膜とで形成される静電容量が、イオン化 したドナーを起点とする電気力線を終端させる作用を有 するからである。

【0011】本発明の電界効果型トランジスタは、フィ ールドプレート部とチャネル層との間に設ける誘電体膜 の材料として、比誘電率8以上の材料を用いている。こ のため、誘電体膜を厚くしても高い静電容量の値が得ら れ、充分な電界緩和効果が得られる。たとえば従来技術 50 【0016】

において用いられていたSiO,膜と比較して、一定の 静電容量を得るための膜厚を従来の2倍程度とすること

【0012】以上のように、本発明においては、誘電体 膜の厚みを従来よりも厚くすることができるため、誘電 体膜の破壊、電流リークの発生を防止し、素子の耐圧特 性を向上させることができる。

【0013】また、上記のように高い誘電率を有する誘 電体膜を設けているため、フィールドプレート部の長さ をあまり長くしなくても充分な電界緩和効果を得ること ができる。例えばフィールドプレート部の長さをゲート 長よりも短い長さとすることもできる。このため、利得 特性の低下を抑えつつ高い耐圧特性を得ることができ

【0014】また本発明によれば、表面にチャネル層が 形成された半導体基板と、前記半導体基板上に離間して 形成されたソース電極およびドレイン電極と、前記ソー ス電極と前記ドレイン電極との間に配置され、前記チャ ネル層とショットキ接合したゲート電極とを有し、前記 ゲート電極は庇状のフィールドプレート部を備え、前記 フィールドプレート部と前記チャネル層との間に誘電体 膜が設けられ、該誘電体膜の比誘電率をε、膜厚を t (nm) としたときに、下記(1)または(2)を満た すことを特徴とする電界効果型トランジスタが提供され

(1)  $1 < \varepsilon < 5$ , p0,  $25 < t/\varepsilon < 70$ 

(2) 5 ≤ ε < 8, かつ, 100 < t < 350

従来技術においては、充分な電界緩和効果を得ること と、フィールドプレート部直下の誘電体膜の破壊・電流 リークを防止することを両立させることが困難であっ た。この点、本発明においては、誘電体膜の比誘電率と 膜厚に着目し、両者の関係を規定することで、かかる課 題の解決を図っている。

【0015】 $1<\epsilon<5$ を満たす場合において、 $t/\epsilon$ が25未満であると誘電体膜の破壊・電流リークが発生 する。一方、t/εが70を超えると充分な電界緩和効 果が得られない。なお、比誘電率および膜厚は、フィー ルドプレート部直下の誘電体膜の比誘電率および膜厚の 平均値をいう。ととで、フィールドプレート部直下に異 種材料からなる複数の誘電体膜を設けた場合は、 t / ε の値として、下記式で示される換算値( $t/\epsilon$ )。  $\epsilon$ 用いる。

 $(t/\epsilon)_{RED} = t_1/\epsilon_1 + t_2/\epsilon_2 + \cdots + t_n/\epsilon_n$ (nは2以上の整数)

また、5 ≦ ε < 8 を満たす場合において、 t が 1 0 0 未 満であると誘電体膜の破壊・電流リークが発生する。一 方、tが350を超えると充分な電界緩和効果が得られ ない。なお、膜厚は、フィールドプレート部直下の誘電 体膜の膜厚の平均値をいう。

【発明の実施の形態】本発明において、高誘電体材料 は、酸化アルミニウム(AlスOォ)、窒化アルミニウ ム、酸化タンタル  $(Ta_2O_5)$ 、チタン酸ストロンチウ ム (SrTiO<sub>1</sub>)、チタン酸パリウム (BaTi O<sub>3</sub>)、チタン酸バリウム・ストロンチウム(BaxSr ,\_,TiO,(0<x<1))、およびタンタル酸ビスマ ス・ストロンチウム (SrBi,Ta,O,) からなる群 から選ばれるいずれかの材料であることが好ましい。上 記材料は、成膜性が良好な上、8以上の高い比誘電率を 有しゲート電極下の領域において高い静電容量を実現す るととができるからである。

【0017】本発明において、誘電体膜はフィールドプ レート部の直下の領域にのみ形成されることが好まし い。たとえば図3(d)のように、ゲート電極5直下に 誘電体膜4が設けられ、ソース電極7-ドレイン電極8 間の他の領域には誘電体膜が設けられていないことが好 ましい。ゲートードレイン間における不要な容量の増加 を避け、利得の低下を防止できるからである。

【0018】上記のように、誘電体膜をフィールドプレ ート部の直下の領域にのみ形成した場合、チャネル層の 表面の一部または全部がシリコン酸化膜により覆われ、 このシリコン酸化膜とフィールドプレート部との間に誘 電体膜が設けられた構成とすることが好ましい。このよ うにすることによって、チャネル層がシリコン酸化膜を 介して上部の半導体層と接触することとなり、界面特性 の悪化によるデバイス特性の劣化を防止することができ

【0019】本発明におけるフィールドプレート部の幅 は、好ましくは0.1μm以上、さらに好ましくは0. 1μm以上2μm以下とする。フィールドプレート部の 幅の値が小さすぎると充分な耐圧特性が得られない場合 がある。一方、フィールドプレート部の幅の値が大きす ぎると利得特性、髙周波特性が低下することがある。

【0020】本発明において、誘電体膜に高誘電体材料 を用いた場合、誘電体膜の厚みの平均値は、好ましくは 100~1500nm、さらに好ましくは300~10 00 n m である。誘電体膜を厚くしすぎると、電界緩和 効果が小さくなることがある。一方、誘電体膜を薄くし すぎると絶縁膜の破壊や電流リークが発生することがあ る。誘電体膜の誘電率の値に応じ、上記範囲から適宜な 40 値を選択することが好ましい。なお、誘電体膜を多層構 造とする場合は、各層の厚みの和が上記範囲内であると とが好ましい。

【0021】本発明の電界効果型トランジスタにおい て、フィールドプレート部と、チャネル層と、これらに 挟まれた絶縁膜とで形成される単位面積あたりの静電容 量は、ゲート電極側がドレイン電極側よりも大きくなっ ていることが好ましい。このようにすることによって、 フィールドプレート部による電界緩和作用をドレイン側

きる。このような構成をとった場合、特に、髙周波特性 の低下を効果的に抑制することができる。

【0022】ととで、上記静電容量の大きさは式(1) のように表される。

 $C = \varepsilon S / d$ (1)

(C:容量 ε:誘電率 S:電極面積 d:電極間距 離)

したがって、上述の電界効果型トランジスタの構成とし て、ゲート電極から遠ざかるにつれて、電極間距離は、 電極面積S、または誘電率εのいずれかを変化させた構 成が考えられる。具体的には以下のものが挙げられる。 【0023】のフィールドプレート部直下の絶縁膜の厚 みは、ゲート電極側がドレイン電極側よりも薄くなって いる電界効果型トランジスタ。この構成は、電極間距離 dを変化させることにより単位面積あたりの静電容量の 値を変化させたものである。

【0024】②フィールドプレート部に一または二以上 の孔が形成されている電界効果型トランジスタ。この構 成は、電極面積Sを変化させることにより単位面積あた りの静電容量の値を変化させたものである。このような 構造のフィールドプレート部の例を図10(c)に示 す。図のように、孔はフィールドプレート部のドレイン 電極側の部分に設けられることが好ましい。なお、

「孔」とはフィールドプレート部を貫通する穴をいい、 いかなる形状であってもよい。

【0025】3フィールドプレート部のドレイン電極側 の端部が櫛歯形状を有する電界効果型トランジスタ。と の構成は、電極面積Sを変化させることにより単位面積 あたりの静電容量の値を変化させたものである。とと で、櫛歯形状とはフィールドプレート部の縁の部分が、 例えば図10(a)、(b)のように入り組んだ形状と なっていることをいう。ただし図面に示した例に限定さ れるものではなく、電極の実質面積がドレイン電極側で 狭くなるように縁の部分が入り組んだ形状となっていれ ばよい。

【0026】④フィールドプレート部直下の絶縁膜の誘 電率が、ゲート電極側から遠ざかるにつれて低くなって いる電界効果型トランジスタ。この構成は、誘電率εを 変化させることにより単位面積あたりの静電容量の値を 変化させたものである。

【0027】本発明の電界効果型トランジスタにおい て、フィールドプレート部の下にフロート電極を設ける こともできる。これにより、フィールドプレート部に対 する印加をオフにしたときでもフロート電極に電子が保 持され、ゲート電極のドレイン側エッジ部の電界集中が 分散・緩和される。フロート電極の材質は、タングステ ンシリサイド (WSi)、アルミニウム、金、チタン/ 白金/金などを用いることができ、たとえば、全面に金 属膜を蒸着した後、フォトレジストをマスクとしてイオ において緩やかにし、理想的な電界分布とすることがで 50 ンミリングにより不要箇所を除去するという方法により

形成することができる。

【0028】本発明の電界効果型トランジスタにおい て、前記ゲート電極と前記ドレイン電極との間に、前記 チャネル層の上部に誘電体膜を介して電界制御電極を設 けてもよい。電界制御電極は、イオン化したドナーを起 点とする電気力線を終端させる作用を有し、ゲート電極 のドレイン側エッジ部に発生する電界集中を分散・緩和 し、耐圧特性を向上させる。このため、フィールドプレ ート部による電界緩和効果との相乗効果が得られ、耐圧 特性がさらに改善される。また、フィールドプレート部 10 直下の誘電体膜と、電界制御電極の両方を設けた場合、 ゲート電極ードレイン電極間に理想的な電界分布を形成 することができ、利得特性や高周波特性の低下を最小限 に抑えながら耐圧特性の向上を図ることができる。

【0029】電界制御電極に用いられる高誘電体材料 は、比誘電率8以上の高誘電体材料であることが好まし い。たとえば、酸化アルミニウム(A12〇3)、窒化ア ルミニウム、酸化タンタル (Ta,O,)、チタン酸スト ロンチウム (SrTiO<sub>3</sub>)、チタン酸パリウム (Ba TiO<sub>3</sub>)、チタン酸パリウム・ストロンチウム(Bax 20  $Sr_{1-x}TiO_{x}(0 < x < 1))$ 、およびタンタル酸ビ スマス・ストロンチウム (SrBi, Ta, 〇,) からな る群から選ばれるいずれかの材料が好ましく用いられ る。また、誘電体膜の比誘電率をε、膜厚を t としたと きに、下記(1)または(2)を満たす材料を用いると ともできる。

- (1)  $1 < \varepsilon < 5$ , b > 0,  $25 < t / \varepsilon < 70$
- (2)  $5 \le \varepsilon < 8$ , b > 0, 100 < t < 350

【0030】電界制御電極の材質は、タングステンシリ サイド(WSi)、アルミニウム、金、チタン/白金/ 30 膜4が形成されている。 金などを用いることができ、たとえば、全面に金属膜を 蒸着した後、フォトレジストをマスクとしてイオンミリ ングにより不要箇所を除去するという方法により形成す ることができる。

【0031】電界制御電極は、ゲート電極と接続され同 電位に保たれることが好ましいが、ゲート電極と異なる 独立の電位がかけられていてもよい。特に、電界制御電 極に印加される電圧を適宜調整することによって理想的 な電界分布を形成し、利得特性、髙周波特性を良好に保 ちつつゲート電極直下の電界集中を防止し、耐圧特性を 40 髙めることができる。

【0032】また本発明の電界効果型トランジスタにお いて、ソース電極と前記ゲート電極との間に、前記チャ ネル層の上部に誘電体膜を介してサブ電極をさらに設け てもよい。これによりサブ電極直下の領域を低抵抗化 し、素子の高効率化を図ることができる。

【0033】サブ電極は電極の材質は、タングステンシ リサイド(WSi)、アルミニウム、金、チタン/白金 /金などを用いることができ、たとえば、全面に金属膜

リングにより不要箇所を除去するという方法により形成 することができる。サブ電極はたとえばドレイン電極と 接続し、プラスの電圧を印加する。これによりサブ電極

直下の領域が低抵抗となって電流が流れやすくなり、素 子の高効率化を図ることができる。

【0034】本発明の電界効果型トランジスタにおい て、ゲート電極とドレイン電極との間の距離は、ゲート 電極とソース電極との間の距離よりも長いことが好まし い。いわゆるオフセット構造と呼ばれるものであり、ゲ ート電極のドレイン側エッジ部の電界集中をより効果的 に分散、緩和することができる。またフィールドプレー ト部を形成しやすくなるという製造上の利点もある。ま た本発明の電界効果型トランジスタは、リセス構造を有 することが好ましい。このようにすることによってゲー ト電極のドレイン側エッジ部の電界集中をより効果的に 分散・緩和することができる。なおリセス構造とする場 合、多段リセスとすることもできる。

【0035】本発明の電界効果型トランジスタにおい て、基板やチャネル層の構成材料として、GaAsをは じめとするIII-V族化合物半導体を用いることができ る。III-V族化合物半導体には、GaAs、AlGa As、InP、GaInAsPなどがある。III-V族化 合物半導体からなる材料を用いることで、高速かつ高出 力の電界効果型トランジスタが実現される。

[0036]

【実施例】 (実施例1) 本実施例の電界効果型トランジ スタは、図2(g)に示すように、ゲート電極が庇状の フィールドプレート部9を備え、このフィールドプレー ト部9とチャネル層との間に、Ta,O,からなる誘電体

【0037】以下、図1、2を参照して、本実施例の電 界効果型トランジスタの製造方法について説明する。

【0038】まず、半絶縁性のGaAs基板1上にMB E法により、Siを2×10<sup>1</sup>′cm<sup>-3</sup>ドープしたN型G aAsチャネル層2(厚さ230nm)、およびSiを 5×10<sup>17</sup>cm<sup>-3</sup>ドープしたN型GaAsコンタクト層 3 (厚さ150nm)を成長させる(図1(a))。

【0039】つぎにレジスト(図示せず)をマスクとし て硫酸系または燐酸系の水溶液を用いてチャネル層2、 コンタクト層3をウェットエッチングし、リセスを形成 する(図1(b))。

【0040】つづいてCVD法により厚さ300nmの Ta,O,からなる誘電体膜4を全面に堆積する(図1

(c))。この誘電体膜4の上にレジスト(不図示)を 形成し、これをマスクとしてゲート電極形成箇所の誘電 体膜4をCHF,またはSF。を用いてドライエッチング する。次いで誘電体膜4をマスクとして電極形成箇所の チャネル層2を30nm程度エッチングする(図1

(d)).

を蒸着した後、フォトレジストをマスクとしてイオンミ 50 【0041】次に、全面に100nmのWSi膜、50

nmのTiN膜、15nmのPt膜、400nmのAu 膜をとの順でスパッタ蒸着し、ゲート金属膜6を形成する(図2(e))。その後、ゲート電極形成箇所にのみフォトレジストを設け、イオンミリングにより不要箇所を除去してゲート電極5を形成する(図2(f))。

【0042】つづいて誘電体膜4の所定箇所をエッチングしてコンタクト層3を露出させ、8 n m の N i 膜、5 0 n m の A u G e 膜、250 n m の A u 膜をこの順で真空蒸着し、ソース電極7とドレイン電極8とを形成し、電界効果型トランジスタを完成する(図2(g))。

【0043】本実施例の電界効果型トランジスタは、フィールドプレート部とチャネル層との間の誘電体膜4の材料としてTa,O,(比誘電率約20)を用いているため、充分な電界緩和効果を得ながら誘電体膜4の膜厚を厚くすることができる。このため従来技術で問題となっていた誘電体膜の破壊や電流リークの発生が起こりにくい。

【0045】なお、本実施例ではチャネル層2、コンタクト層3をMBE法により形成しているが、MOCVD 30法により形成することもできる。

【0046】(実施例2)本実施例の電界効果型トランジスタは、図3(d)のように、フィールドブレート部の直下の領域にのみ $Ta_2O_5$ からなる誘電体膜4が形成されている。以下、図3を参照して本実施例の電界効果型トランジスタの製造方法について説明する。

【0047】まず実施例1と同様にして、半絶縁性GaAs基板1上に、N型GaAsチャネル層2、N型GaAsコンタクト層3、誘電体膜4、およびゲート金属膜6を積層した構造を形成する(図3(a))。次にゲート電極形成箇所にのみフォトレジストを設け、イオンミリングにより不要箇所を除去してゲート電極5を形成する(図3(b))。つづいてゲート電極5の形成された箇所以外の領域の誘電体膜4をエッチングにより除去する(図3(c))。その後、8nmのNi膜、50nmのAuGe膜、250nmのAu膜をこの順で真空蒸着し、ソース電極7とドレイン電極8とを形成し、電界効果型トランジスタを完成する(図3(d))。

【0048】本実施例の電界効果型トランジスタは、フ 4a、第二の誘電体膜4bにより形成される容量は、 ィールドプレート部の直下の領域にのみTa<sub>2</sub>O<sub>3</sub>からな 50 レイン電極8に向かうにつれて徐々に小さくなってい

る誘電体膜4が形成されているため、高い耐圧特性を有 しながら良好な利得特性が得られる。

【0049】(実施例3)本実施例の電界効果型トランジスタは、図5(e)のように、フィールドプレート部の直下の領域に段差状のTa<sub>2</sub>O<sub>5</sub>からなる誘電体膜4が形成されている。

【0050】以下、図4、5を参照して、本実施例の電 界効果型トランジスタの製造方法について説明する。

【0051】まず実施例1と同様にして、半絶縁性Ga 10 As基板1上に、N型Ga-Asチャネル層2、N型Ga Asコンタクト層3を形成する。次に、Ta<sub>2</sub>O<sub>5</sub>からな る誘電体膜4を形成する(図4(a))。誘電体膜4の 膜厚は、300nmとする。

【0052】つづいてゲート電極形成箇所以外の領域にフォトレジスト(不図示)を設け、誘電体膜4をドライエッチングする(図4(b))。フォトレジストを剥離後、これよりも開口部の幅を広くして再びフォトレジスト(不図示)を設け、誘電体膜4をドライエッチングする(図4(c))。これにより、ゲート電極形成箇所に段差部分が形成される。

【0053】次に、全面に100nmのWSi膜、50nmのTiN膜、15nmのPt膜、400nmのAu膜をこの順でスパッタ蒸着し、ゲート金属膜6を形成した後、不要箇所を除去してゲート電極5を形成する(図5(d))。

【0054】次にゲート電極形成箇所以外の領域に形成された誘電体膜4をエッチングにより除去する。つづいて8nmのNi膜、50nmのAuGe膜、250nmのAu膜をこの順で真空蒸着し、ソース電極7とドレイン電極8とを形成し、電界効果型トランジスタを完成する(図5(e))。フィールドプレート部下の段差部における誘電体膜4の膜厚は、図中左側の薄膜部では150nm、右側の厚膜部では300nmである。

【0055】本実施例によれば、、フィールドプレート部直下の領域に段差状のTa,O,からなる誘電体膜が形成されているため、高い耐圧特性を有するとともに、さらに良好な高周波特性を有する電界効果型トランジスタが得られる。

【0056】(実施例4)本実施例の電界効果型トランジスタは、図7に示すように、ゲート電極が庇状のフィールドプレート部を備え、このフィールドプレート部とチャネル層2との間に、2種類の誘電体膜4a、4bが形成された構造を有している。誘電体膜4bは誘電体膜4aよりも比誘電率が低く、フィールドプレート部直下の領域では、ゲート電極5からドレイン電極8に向かって、誘電体膜の比誘電率(平均値)が下がるとともに厚みが増加している。このため、フィールドプレート部とチャネル層2、およびこれらに挟まれた第一の誘電体膜4a、第二の誘電体膜4bにより形成される容量は、ドレイン電板8と向かなどつわて徐々にかさくなってい

る。以下、図6、7を参照して本実施例の電界効果型ト ランジスタの製造方法について説明する。

【0057】まず実施例1と同様にして、半絶縁性Ga As基板1上に、N型GaAsチャネル層2、N型Ga Asコンタクト層3、第一の誘電体膜4a、およびゲー ト金属膜6を積層した構造を形成し、ゲート金属膜6不 要箇所をイオンミリングにより除去してゲート電極5を 形成する(図6(a))。第一の誘電体膜4aの材料 は、Ta<sub>2</sub>O<sub>5</sub>とし、膜厚を150nmとする。

【0058】次に全面に第二の誘電体膜4bを堆積する 10 (図6(b))。第二の誘電体膜4bの材料は、Si, N.とし、膜厚を150nmとする。

【0059】つづいて全面をドライエッチングし、ゲー ト電極5上面の第二の誘電体膜4 bを実質的に完全に除 去する(図6(c))。

【0060】次に、全面に50nmのTiN膜、15n mのPt膜、400nmのAu膜をこの順でスパッタ蒸 着し、再度ゲート金属膜6を形成した後、イオンミリン グにより不要箇所を除去してゲート電極5を形成する (図6(d))。

【0061】次にゲート電極を形成箇所以外の領域の第 一および第二の誘電体膜4a、4bをエッチングにより 除去する。その後、8nmのNi膜、50nmのAuG e膜、250nmのAu膜をこの順で真空蒸着し、ソー ス電極7とドレイン電極8とを形成し、電界効果型トラ ンジスタを完成する(図7)。

【0062】本実施例の電界効果型トランジスタは、フ ィールドプレート部の直下の領域にTa,O、とおよびS i,N,からなる誘電体膜が形成されているため、高い耐 圧特性を有しながら良好な利得特性が得られる。

【0063】また本実施例の電界効果型トランジスタ は、フィールドプレート部直下の箇所に形成される容量 が、ドレイン電極8に向かうにつれて徐々に小さくなる 構造を有している。とのため、フィールドプレート部に よる電界緩和作用をドレイン側において緩やかにし、理 想的な電界分布とすることができる。このため、高い耐 圧特性を有するとともに、さらに良好な高周波特性を有 する電界効果型トランジスタが得られる。

【0064】(実施例5)本実施例の電界効果型トラン ジスタは、図9(f)に示すように、庇状のフィールド 40 プレート部とチャネル層2との間に、2種類の誘電体膜 4 a、4 bが形成された構造を有している。フィールド プレート部直下の領域において、ゲート電極5からドレ イン電極8に向かうにつれて平均誘電率が下がってい く。このためフィールドプレート部とチャネル層2によ り形成される容量が徐々に小さくなっていく。以下、図 8、9を参照して本実施例の電界効果型トランジスタの 製造方法について説明する。

【0065】まず実施例1と同様にして、半絶縁性Ga

Asコンタクト層3、第一の誘電体膜4a、およびゲー ト金属膜6を積層した構造を形成する。次いでゲート金 属膜を全面に堆積した後、不要箇所をイオンミリングに より除去してゲート電極5を形成する(図8(a))。 【0066】次に全面に第一および第二の誘電体膜4 a、4bを堆積する(図8(b))。第一の誘電体膜4 aの材料はTa,O,とし、膜厚を150nmとする。ま た、第二の誘電体膜4bの材料はSi,N,とし、膜厚を 150nmとする。

【0067】つづいてゲート電極形成箇所のみを開口し てフォトレジストを形成した(図8(c))。 これをマ スクとしてドライエッチングし、ゲート電極5上面の第 二の誘電体膜4 bを実質的に完全に除去する(図8 (d)).

【0068】次に、全面に50nmのTiN膜、15n mのPt膜、400nmのAu膜をこの順でスパッタ蒸 着し、再度ゲート金属膜6を形成した後、イオンミリン グにより不要箇所を除去してゲート電極5を形成する (図9 (e))。

【0069】次にゲート電極形成箇所以外の領域に形成 20 された第一および第二の誘電体膜4a、4bをエッチン グにより除去する。その後、8nmのNi膜、50nm のAuGe膜、250nmのAu膜をこの順で真空蒸着 し、ソース電極7とドレイン電極8とを形成し、電界効 果型トランジスタを完成する(図9(f))。

【0070】本実施例の電界効果型トランジスタは、フ ィールドプレート部の直下の領域にTa、O、とおよびS i,N.からなる誘電体膜が形成されているため、高い耐 圧特性を有しながら良好な利得特性が得られる。

【0071】また本実施例の電界効果型トランジスタ 30 は、フィールドプレート部直下の箇所に形成される容量 が、ドレイン電極8に向かうにつれて徐々に小さくなる 構造を有している。とのため、フィールドプレート部に よる電界緩和作用をドレイン側において緩やかにし、理 想的な電界分布とすることができる。このため、髙周波 特性の低下を最小限に抑えつつ、耐圧特性を向上させる ととができる。

【0072】(実施例6)本実施例は、図10のように ゲート電極5を種々の形状としたものである。図10 (a) および(b) は、ゲート電極5のドレイン側の端 部を櫛歯形状としたものであり、(c)は、ゲート電極 5のドレイン側の部分に複数の孔を設けたものである。 いずれの形状も、式(1)

 $C = \varepsilon S / d$ (1)

(C:容量 ε:誘電率 S:電極面積 d:電極間距 離) において、ドレイン側の電極面積 S を小さくすると とで、ゲート電極5直下の単位面積当たりの静電容量 が、ゲート側よりもドレイン側の方が小さくなるように したものである。このようにすることによって、フィー As基板1上に、N型GaAsチャネル層2、N型Ga 50 ルドプレート部による電界緩和作用をドレイン側におい 10

て緩やかにし、理想的な電界分布とすることができる。 とのため、髙周波特性の低下を最小限に抑えつつ、耐圧 特性を向上させることができる。

【0073】なおゲート電極を図10に示すような種々 の形状とする加工は、周知のエッチング技術等を用いて 行うととができる。

【0074】(実施例7)本実施例の電界効果型トラン ジスタは、図11(a)のように、ドレイン電極8とゲ ート電極5の間に電界制御電極11を備えている。これ により耐圧特性がさらに改善される。

【0075】この電界効果型トランジスタは、実施例2 と同様の工程によりフィールドプレート部直下に誘電体 膜4を有するゲート電極5を形成後、電界制御電極11 を形成することによって得られる。電界制御電極 1 1 は、まず全面に50nmのTi膜、30nmのPt膜、 200nmのAu膜をこの順で真空蒸着した後、イオン ミリングにより不要箇所を除去することにより形成す る。

【0076】(実施例8)本実施例の電界効果型トラン ジスタは、図11(b)のように、ソース電極7とゲー 20 ト電極5の間にサブ電極12を備えている。

【0077】との電界効果型トランジスタは、実施例2 と同様の工程によりフィールドプレート部直下に誘電体 膜4を有するゲート電極5を形成後、サブ電極12を形 成することによって得られる。サブ電極12は、まず全 面に50nmのTi膜、30nmのPt膜、200nm のAu膜をこの順で真空蒸着した後、イオンミリングに より不要箇所を除去することにより形成する。

【0078】サブ電極12は、たとえばドレイン電極8 極12直下の領域は低抵抗となって電流が流れやすくな り、素子の髙効率化を図ることができる。

【0079】 (実施例9) 本実施例の電界効果型トラン ジスタは、図13のように、フィールドプレート部9の 下にフロート電極13を備えている。

【0080】この電界効果型トランジスタは、実施例1 における図1(c)の工程まで同様に行った後(図1の 誘電体膜aが図13の誘電体膜aに相当する。)、フロ ート電極 1 3 を構成する金属材料および誘電体膜 b を堆 積し、ゲート電極形成箇所をエッチングした後、全面に 40 ゲート金属膜6を形成する。その後の工程は実施例1に おける図2(e)以降と同様の工程を行うことにより、 図13のような構造の電界効果型トランジスタを得ると とができる。フロート電極を構成する材料は、たとえば タングステンシリサイド(WSi)、アルミニウム、 金、チタン/白金/金などを用いる。

【0081】本実施例の電界効果型トランジスタは上記 のようにフロート電極を備えているため、フィールドブ レート部に対する印加をオフにしたときでもフロート電

の電界集中が分散・緩和される。

【0082】(実施例10)本実施例の電界効果型トラ ンジスタは、図16(g)に示すように、ゲート電極が 庇状のフィールドプレート部9を備え、このフィールド プレート部9とチャネル層との間に、SiOzからなる 誘電体膜4'が形成されている。

【0083】以下、図15、16を参照して、本実施例 の電界効果型トランジスタの製造方法について説明す

【0084】まず、半絶縁性のGaAs基板1上にMB E法により、Siを2×10<sup>1</sup>′cm<sup>-</sup>³ドープしたN型G aAsチャネル層2(厚さ230nm)、およびSiを 5×10<sup>17</sup>cm<sup>-3</sup>ドープしたN型GaAsコンタクト層 3 (厚さ150nm)を成長させる(図15(a))。 【0085】つぎにレジスト(図示せず)をマスクとし て硫酸系または燐酸系の水溶液を用いてチャネル層2、 コンタクト層3をウェットエッチングし、リセスを形成 する(図15(b))。

【0086】つづいてCVD法により厚さ150nmの Si〇,からなる誘電体膜4′を全面に堆積する(図1 5 (c))。この誘電体膜4'の上にレジスト(不図 示)を形成し、これをマスクとしてゲート電極形成箇所 の誘電体膜4'をCHF,またはSF。を用いてドライエ ッチングする。次いで誘電体膜4' をマスクとして電極 形成箇所のチャネル層2を30 n m程度エッチングする (図15(d))。

【0087】次に、全面に100nmのWSi膜、50 nmのTiN膜、15nmのPt膜、400nmのAu 膜をとの順でスパッタ蒸着し、ゲート金属膜6を形成す と接続し、プラスの電圧を印加する。これによりサブ電 30 る(図16(e))。その後、ゲート電極形成箇所にの みフォトレジストを設け、イオンミリングにより不要箇 所を除去してゲート電極5を形成する(図16

> 【0088】つづいて誘電体膜4'の所定箇所をエッチ ングしてコンタクト層3を露出させ、8 n m の N i 膜、 50nmのAuGe膜、250nmのAu膜をこの順で 真空蒸着し、ソース電極7とドレイン電極8とを形成 し、電界効果型トランジスタを完成する(図16 (g)).

【0089】本実施例の電界効果型トランジスタは、フ ィールドプレート部とチャネル層との間の誘電体膜4' の材料としてSiO」を用いている。SiO」の比誘電率 は3.9程度であり、誘電体膜4'の膜厚は150nm である。したがって  $t / \epsilon$ の値は約38であり、下記式 (1) および(2) を満たす。

- (1)  $1 < \varepsilon < 5$
- (2)  $25 < t/\epsilon < 70$

本実施例の電界効果型トランジスタは、上記条件を満た す誘電体膜4'を有しているため、良好な耐圧特性を示 極に電子が保持され、ゲート電極のドレイン側エッジ部 50 し、かつ、誘電体膜の破壊や電流リークの発生が起こり とくい.

【0090】(実施例11)誘電体膜4'の材料として SiN膜を用い、その膜厚を200nmとしたこと以外 は、実施例10と同様にして電界効果型トランジスタを 完成する(図16(g))。

【0091】SiNの比誘電率は7程度であり、誘電体 膜4'の膜厚は200nmであるから、本実施例の電界 効果型トランジスタは下記式(1)および(2)を満た す。

(1)  $5 \le \varepsilon < 8$ 

(2) 100<t<350

このため本実施例の電界効果型トランジスタは良好な耐 圧特性を示し、かつ、誘電体膜の破壊や電流リークの発 生が起こりにくい。

[0092]

【発明の効果】以上説明したように、本発明の電界効果 型トランジスタは、ゲート電極のフィールドブレート部 とチャネル層との間に、比誘電率8以上の誘電体膜が形 成されている。このような高い誘電率を有する材料を用 いているため、充分な電界緩和効果を得ながら誘電体膜 20 の膜厚を厚くすることができる。このため従来技術で問 題となっていた誘電体膜の破壊や電流リークの発生が起 こりにくい。このため利得特性の低下を抑えながら耐圧 特性を効果的に改善することができる。

【0093】また、本発明の電界効果型トランジスタ は、誘電体膜の材料として、比誘電率および誘電体膜の 膜厚の間に一定の関係を有するものを用いているため、 利得特性の低下を抑えながら耐圧特性を効果的に改善す るととができる。

【0094】また、フィールドプレート部、チャネル 層、およびこれらに挟まれた誘電体膜とで形成される単 位面積あたりの静電容量が、ゲート電極から遠ざかるに つれて小さくなっている構成とすることにより、フィー ルドプレート部による電界緩和作用をドレイン側におい て緩やかにし、理想的な電界分布とすることができる。 このため、高周波特性の低下を最小限に抑えつつ、耐圧 特性を向上させることができる。

【0095】また、ゲート電極とドレイン電極との間に 電界制御電極を設けることにより、フィールドプレート 部による電界緩和効果との相乗効果が得られ、耐圧特性 40 9 フィールドプレート部 がさらに改善される。

【0096】また、ソース電極とゲート電極との間にサ ブ電極を設けることにより、素子の高効率化が図られ る。

【図面の簡単な説明】

【図1】本発明の電界効果型トランジスタの断面図であ る。

【図2】本発明の電界効果型トランジスタの製造方法を 示す工程断面図である。

【図3】本発明の電界効果型トランジスタの製造方法を 50

示す工程断面図である。

【図4】本発明の電界効果型トランジスタの断面図であ

16

【図5】本発明の電界効果型トランジスタの断面図およ びフィールドプレート部部分の上面図である。

【図6】本発明の電界効果型トランジスタの断面図であ る。

【図7】本発明の電界効果型トランジスタの製造方法を 示す工程断面図である。

10 【図8】本発明の電界効果型トランジスタの製造方法を 示す工程断面図である。

【図9】本発明の電界効果型トランジスタの断面図であ

【図10】本発明の電界効果型トランジスタの断面図で ある。

【図11】本発明の電界効果型トランジスタの断面図で ある。

【図12】従来の電界効果型トランジスタの断面図であ

【図13】本発明の電界効果型トランジスタの断面図で

【図14】従来の電界効果型トランジスタにおけるゲー ト下端の電界集中を説明するための図である。

【図15】本発明の電界効果型トランジスタの製造方法 を示す工程断面図である。

【図16】本発明の電界効果型トランジスタの製造方法 を示す工程断面図である。

【符号の説明】

l GaAs基板

30 2 チャネル層

3 コンタクト層

4 誘電体膜

4' 誘電体膜

4 a 第一の誘電体膜

4 b 第二の誘電体膜

5 ゲート電極

6 ゲート金属膜

7 ソース電極

8 ドレイン電極

10 フォトレジスト

11 電界制御電極

12 サブ電極

13 フロート電極


14 絶縁膜


31 GaAs基板


32 チャネル層


33 コンタクト層


34 誘電体






















- 1 GaAs基板
- 2 チャネル層
- 3 コンタクト層
- 4 :武電体膜 5 ゲート電極
- 7 ソース電値
- 8 ドレイン電極
- フィールドプレート部

# フロントページの続き

(72)発明者 梨本 泰信

東京都港区芝五丁目7番1号 日本電気株

式会社内

(d)

(72)発明者 麻埜 和則

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 三好 陽介

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 望月 康則

東京都港区芝五丁目7番1号 日本電気株

式会社内

Fターム(参考) 5F102 FA01 GB01 GC01 GC05 GD01

GJ05 GL05 GN05 GR04 GS02

GS04 GS06 GS07 GS09 GT02

GT03 GT05 GT06 GV05 GV06

GV07 GV08